BSL Equipment
Strona główna / Testowanie Współczynnika Błędów Bitowych / Multiplekser 2:1 Keysight M8061A

Multiplekser 2:1 Keysight M8061A

Keysight M8061A 2:1 Multiplexer

Keysight · Model: M8061A Na zamówienie
Multiplekser 2:1 Keysight M8061A
Poproś o wycenę

Multiplekser 2:1 Keysight M8061A rozszerza generatory wzorców J-BERT do 32 Gb/s z opcjonalnym de-emphasis, superpozycją interferencji i injekcją jittera Clock/2 do charakteryzacji interfejsu szeregowego.

Model M8061A
Producent Keysight
Kategoria Testowanie Współczynnika Błędów Bitowych
Dostępność Na zamówienie

Przegląd

Keysight M8061A to multiplekser 2:1 z opcjonalnym de-emphasis zaprojektowany do rozszerzenia możliwości szybkości danych generatorów wzorców J-BERT M8020A i J-BERT N4903B. Umożliwia inżynierom badawczym i testowym charakteryzację interfejsów szeregowych do 32.0 Gb/s z zaawansowanymi funkcjami warunkowania sygnału, w tym skalibrowanym de-emphasis, superpozycją interferencji i injekcją jittera.

Główne Cechy

  • Rozszerza szybkość danych J-BERT M8020A do 32 Gb/s i J-BERT N4903B do 28.4 Gb/s
  • Cztery skalibrowane tapki de-emphasis, rozszerzalne do ośmiu tapów (opcjonalnie)
  • Wewnętrzna superpozycja interferencji dla trybu wspólnego i różnicowego
  • Możliwość injekcji jittera Clock/2
  • Przezroczysta dla jittera generowanego przez J-BERT M8020A i N4903B
  • Obsługa elektrycznego bezczynności
  • Sterowanie przez USB z interfejsu użytkownika J-BERT
  • Format modułu AXIe 2-slotowy

Zastosowania

  • Testowanie transceivera optycznego: 100GBASE-LR4, -SR4, -ER4
  • Charakteryzacja odbiornika 32G Fibre Channel
  • Testowanie interfejsu SERDES i chip-to-chip
  • Weryfikacja zgodności standardu OIF CEI
  • Testowanie interfejsu backplane i kabla: 100GBASE-KR4, -CR4
Application Examples for M8061A Optical transceivers such as 100GBASE-LR4, -SR4 and -ER4, 32G Fibre Channel SERDES and chip-to-chip interfaces, such as OIF CEI Backplanes, cables, such as 100GBASE-KR4, -CR4
Emulate transmitter De-Emphasis with up to 8 taps Many multi gigabit serial interfaces use transmitter de-emphasis to compensate for electrical signal degradations caused by printed circuit boards or cables between the transmitter and the receiver ports. R&D and test engineers who need to characterize receiver ports under realistic and worst case conditions require a pattern generator that allows to accurately emulate transmitter de-emphasis with adjustable multi-tap de-emphasis levels. The M8061A can be used in combination with J-BERT M8020A
Multiplekser 2:1 Keysight M8061A

Poproś o wycenę

Multiplekser 2:1 Keysight M8061A

Odpowiedź w ciągu 24 godzin
Bez zobowiązań
Bezpośredni kontakt

Przesyłając ten formularz, wyrażasz zgodę na przetwarzanie Twoich danych osobowych zgodnie z naszą polityką prywatności.