Multiplekser odzyskujący zegar Keysight N4877A
Keysight N4877A Clock Data Recovery Demultiplexer
Poproś o wycenę
Multiplekser odzyskujący zegar Keysight N4877A pracuje od 50 Mb/s do 32 Gb/s z regulowaną przepustowością pętli i szumem 100 fs rms do testowania BER.
Szczegóły produktu
| Model | N4877A |
| Producent | Keysight |
| Kategoria | Testowanie Współczynnika Błędów Bitowych |
| Dostępność | Na zamówienie |
Opis
Przegląd
N4877A to odzyskiwacz zegara (CDR) i multiplekser zaprojektowany do testowania urządzeń szeregowych wysokoprędkościowych. Pracuje w szerokim zakresie od 50 Mb/s do 32 Gb/s, zapewniając ważny margines dla pojawiających się standardów i istniejących aplikacji. Wbudowany multiplekser 1:2 umożliwia ekonomiczne testowanie odbiornika za pomocą instrumentów BERT Keysight dla szybkości danych powyżej 12.5 Gb/s.
Kluczowe cechy
- Zakres pracy od 50 Mb/s do 32 Gb/s z opcjonalną wersją 16G do 16.5 Gb/s
- Regulowana przepustowość pętli do 20 MHz z wybieralnym wzmocnieniem
- Wyjście zegara i zegara pomocniczego z resztkowym szumem zaledwie 100 fs rms
- Wbudowany multiplekser 1:2 do testowania podnośnikowego
- Wysoka czułość wejścia do wykrywania małych sygnałów
- Graficzny interfejs użytkownika poprzez połączenie USB
Zastosowania
- Charakteryzacja odbiornika 100GbE
- Testowanie 32GFC i 16GFC Fibre Channel
- Standardy komputerowe: USB 3.0, SATA, SAS, PCIe w tym PCIe gen4
- Odzyskanie zegara ze strumieni danych, gdy sygnały zegara są niedostępne
- Czyszczenie zegara i redukcja szumu do precyzyjnych pomiarów
Specyfikacja
| Characterize Next-Generation Receivers and Transmitters | The N4877A Clock Data Recovery is designed to operate over from 50 Mb/s to 32 Gb/s. The wide data rate range allows testing of emerging standards like 100GbE and 32GFC while covering existing lower speed standards. The 16G option operating up to 16.5 Gb/s is ideal for 16GFC as well as computer standards like USB 3.0, SATA, SAS and PCIe including PCIe gen4. |
| Recover Clocks or Clean-Up Clocks | The N4877A provides necessary clock signals for BERTs or oscilloscopes when access to appropriate clock signals from the device under test (DUT) is not possible. The N4877A recovers clocks from data streams if a clock is not available or can act as clean-up PLL for existing clocks with excessive intrinsic jitter to allow accurate measurements. |
| Simplify Receiver Testing of high speed Devices | The N4877A Clock Data Recovery and Demultiplexer 1:2 is the counterpart to the N4876A Multiplexer 2:1 and complements Keysight's J-BERT and ParBERT based receiver test solutions for data rates between 12.5 Gb/s and 28.4 Gb/s. |
| Features | Parameters |
| Power Consumption | 100–240 V, ~50/60 Hz, 90 VA, max |
| Operating Temperature | 10 to 40 °C |
| Storage Temperature | –40 to 70 °C |
| Operating humidity | 95% relative humidity, non-condensing |
| Storage Humidity | 50% relative humidity |
| Connectors Rear Panel | USB; LAN; IEC power connector |
| Rack Mount without Bumper | 1/2 x 19“ width, 1U height: 213 x 44.5 x 360 mm (8.4 x 1.8 x 14.2 in) |
| Weight Net | 2.9 kg (6.4 lb) |
| Weight Shipping | 5.5 kg (12.1 lb) |
Poproś o wycenę
Multiplekser odzyskujący zegar Keysight N4877A
Odpowiedź w ciągu 24 godzin
Bez zobowiązań
Bezpośredni kontakt