Mnożnik zegara odniesienia Keysight N4880A
Keysight N4880A Reference Clock Multiplier
Mnożnik zegara odniesienia Keysight N4880A blokuje generatory wzorców do systemowych zegarów odniesienia w celu dokładnego testowania odbiornika urządzeń PCIe, MIPI M-PHY i SD UHS-II.
Szczegóły produktu
| Model | N4880A |
| Producent | Keysight |
| Kategoria | Testowanie Współczynnika Błędów Bitowych |
| Dostępność | Na zamówienie |
Opis
Przegląd
N4880A to mnożąca pętla fazowo-zablokowana (PLL), która rozszerza możliwości generatorów wzorców J-BERT i ParBERT Keysight poprzez umożliwienie im blokowania się do systemowych zegarów odniesienia. Ta funkcjonalność jest niezbędna do dokładnego testowania odbiornika urządzeń w standardach PCIe, MIPI M-PHY i SD UHS-II, gdzie testowane urządzenie pochodne ma zegar próbkowania z tego samego zegara odniesienia. N4880A obsługuje opcje przepustowości pętli 2 lub 5 MHz i toleruje znaczne zmiany zegara spektrum rozproszonego.
Kluczowe cechy
- Obsługuje mnożenie zegara odniesienia 19.2 MHz, 26 do 52 MHz i 100 MHz
- Opcje przepustowości pętli 2 lub 5 MHz dla różnych wymagań aplikacji
- Przezroczysty dla zegara spektrum rozproszonego 33 kHz na zegarze odniesienia
- Czułość wejścia 100 mVpp różnicowa do obsługi małych sygnałów
- Połączenie USB z graficznym interfejsem użytkownika autonomicznym
- Umożliwia testowanie tolerancji szumu wyrównane z zegarowaniem testowanego urządzenia
Zastosowania
- Testowanie i walidacja odbiornika PCI Express 1.0, 2.0, 3.0
- Charakteryzacja MIPI M-PHY gear 1-3
- Testowanie urządzenia hosta karty SD UHS-II
- Synchronizacja generatora wzorców w stresie z systemowymi zegarami odniesienia
- Dokładne testowanie tolerancji szumu w powtarzalnych warunkach
Specyfikacja
| Accurate and Simplified Receiver Testing for PCI Express, MIPI M-PHY and SD UHS-II | The N4880A reference clock multiplier fills a critical requirement for R&D and test engineers who need to characterize and release the next generation of PCI Express main boards, MIPI M-PHY chipsets and SD card UHS-II host devices. With its support for multiple reference-clock rates, the N4880A will help you accurately characterize and verify standards compliance under easy-to-reproduce test conditions. |
| Lock the Stressed-Pattern Generator to a System Reference Clock | In common reference-clock architectures, where the host cannot be driven by an external reference clock it’s necessary to lock the stressed-pattern generator to the same system reference clock used by the receiver under test. This is because the receiver under test also derives its sampling clock from this reference clock. Locking the stressed pattern generator to the same reference clock as the receiver under test ensures accurate and reproducible jitter-tolerance test results. |
| Get the most Precise and Reproducible Receiver Tolerance Test Results for PCI Express Mainboards, MIPI M-PHY and SD UHS-II Hosts | The N4880A provides a multiplying phase-locked loop (PLL) which enables users to lock the pattern generator of J-BERT N4903B or ParBERT 81250A to a system reference clock. Spread Spectrum Clocking (SSC) and low frequency jitter are fed through the N4880A up to its PLL loop bandwidth of 2 or 5 MHz. The N4880A tolerates huge amounts of SSC for UHS-II reference clocks and offers excellent input sensitivity to handle very low voltage levels. |
| Features | Parameters |
| Power Consumption | 100–240 V, ~50/60 Hz, 80 VA max |
| Operating Temperature | 5 to 40°C (–23 to 104°F) |
| Storage Temperature | –40 to 70° C |
| Operating humidity | 95% relative humidity non-condensing |
| Storage Humidity | 50% relative humidity |
| Rack Mount without Bumper | 1/2 x 19” width, 1U height |
| Weight Net | 1.9 kg (4.2 lb) |
| Weight Shipping | ~4.5 kg (10 lb) |
| N4880A | Reference clock multiplier Included accessories: One 50 Ω termination, 3.5 mm; USB cable; CD-ROM with software and user documentation; Functional Test Report; ROHS addendum |
Poproś o wycenę
Mnożnik zegara odniesienia Keysight N4880A